

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-340785

(43)Date of publication of application : 08.12.2000

(51)Int.Cl.

H01L 29/06

(21)Application number : 11-150529

(71)Applicant : MITSUI HIGH TEC INC

(22)Date of filing : 28.05.1999


(72)Inventor : WATANABE TATSUYA
HIGUCHI AKIKAZU

(54) CYLINDRICAL SEMICONDUCTOR ELEMENT AND SEMICONDUCTOR DEVICE USING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a circuit forming area larger than that of a planar semiconductor element by forming a semiconductor circuit which includes active and passive elements on the outer circumferential portion of each of cylindrical element members.

SOLUTION: First to third cylindrical semiconductor elements 11 to 13 of a semiconductor device 10 each have semiconductor circuits 17 to 19 around the outer circumferential portions of cylindrical silicon bodies 14 to 16. Each of the circuits 17 to 19 includes active and passive elements. A plurality of pads 26 to 31 are formed at upper outer end portions 20 to 22 and lower outer end portions 23 to 25, which are located toward the axial ends of the bodies 14 to 16, the pads serving as connection terminals of the circuits 17 to 19. The element 12, having a larger total length than the element 11, is inserted into the element 11 coaxially, while providing a clearance 32 within the inner space of the element 11. Furthermore, the element 13 having a larger total length than the element 12 is inserted coaxially into the element 12, while providing a clearance 33 within the inner space of the element 12.



LEGAL STATUS

[Date of request for examination] 08.12.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3217764

[Date of registration] 03.08.2001

[Number of appeal against examiner's decision]

of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号
特開2000-340785
(P2000-340785A)

(43)公開日 平成12年12月8日(2000.12.8)

(51)Int.Cl.⁷
H 0 1 L 29/06

識別記号

F I
H 0 1 L 29/06

テマコード(参考)

審査請求 有 請求項の数8 O L (全 7 頁)

(21)出願番号 特願平11-150529

(22)出願日 平成11年5月28日(1999.5.28)

(71)出願人 000144038

株式会社三井ハイテック

福岡県北九州市八幡西区小嶺2丁目10-1

(72)発明者 渡辺 辰也

福岡県北九州市八幡西区小嶺2丁目10-1

株式会社三井ハイテック内

(72)発明者 樋口 暁一

福岡県北九州市八幡西区小嶺2丁目10-1

株式会社三井ハイテック内

(74)代理人 100090697


弁理士 中前 富士男

(54)【発明の名称】 円筒状半導体素子及びこれを用いた半導体装置

(57)【要約】

【課題】 プレーナー型の半導体素子に比較して、回路の形成面積が大きく、更には、電極パッド等の形成も比較的容易な円筒状半導体素子及びこれを用いた半導体装置を提供する。

【解決手段】 円筒状の素子部材14~16の外側周部分に、能動素子及び受動素子を含む半導体回路17~19を形成している。



【特許請求の範囲】

【請求項 1】 円筒状の素子部材の外側周部分に、能動素子及び受動素子を含む半導体回路を形成したことを特徴とする円筒状半導体素子。

【請求項 2】 請求項 1 記載の円筒状半導体素子において、前記半導体回路の接続端子となる電極パッドは、前記素子部材の外側周部の軸方向端部側に形成されていることを特徴とする円筒状半導体素子。

【請求項 3】 請求項 1 記載の円筒状半導体素子において、前記半導体回路の接続端子となる電極パッドは、前記素子部材の軸方向端部に形成されていることを特徴とする円筒状半導体素子。

【請求項 4】 それぞれ能動素子及び受動素子を含む半導体回路が外周部分に形成された第 1、第 2 の円筒状半導体素子を有する半導体装置であって、前記第 1 の円筒状半導体素子の内部空間に、前記第 2 の円筒状半導体素子が軸芯を並行にして配置されていることを特徴とする半導体装置。

【請求項 5】 請求項 4 記載の半導体装置において、前記第 2 の円筒状半導体素子の全長が前記第 1 の円筒状半導体素子の全長より長くなって、外側端部に形成された前記第 2 の円筒状半導体素子の電極パッドが前記第 1 の円筒状半導体素子の内部空間から突出していることを特徴とする半導体装置。

【請求項 6】 請求項 4 記載の半導体装置において、前記第 1、第 2 の円筒状半導体素子の接続端子となる電極パッドは、それぞれの素子部材の軸方向端部に形成されていることを特徴とする半導体装置。

【請求項 7】 請求項 6 記載の半導体装置において、前記第 2 の円筒状半導体素子の全長が前記第 1 の円筒状半導体素子と実質的に同一となっていることを特徴とする半導体装置。

【請求項 8】 請求項 4～7 のいずれか 1 項に記載の半導体装置において、前記第 1 の円筒状半導体素子と前記第 2 の円筒状半導体素子とは、それぞれの軸芯が実質的に同一であることを特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、円筒状の素子部材

$$S1 = \pi d h$$

従って、単位長 1 の球状シリコンを考えると、その全表面積 $S2 = \pi$ となり、単位長 1 の直径及び高さを有する円筒状シリコン（円筒状の素子部材）の場合にも、その側周面積は $S2' = \pi$ となるが、円筒状シリコンの場合には、外側周面は三次元曲面でなく、軸方向に直線部分を有する二次元曲面であるから、球状シリコンに比較して露光が容易となり、より高密度の回路パターンの形成が容易となる。

【0005】 次に、この円筒状シリコンを製造する場合には、従来の CZ 法や FZ 法によって製造可能である

の外側周部分に電子回路を構成する半導体回路が形成された円筒状半導体素子及びこれを用いた半導体装置に関する。

【0002】

【従来の技術】 現在、最も多く使用されている集積回路のタイプとしてプレーナー型の IC がある。このプレーナー型の IC の製造にあつては、一般的には、シリコンウエハーの表面に酸化膜を形成してその上に感光剤を塗布し、露光処理をして現像し、エッチング処理をして酸化膜を部分的に除去し、リンやホウ素等を所定の部分に注入してトランジスタ等の能動素子、場合によっては受動素子を形成し、所定のメタル配線の形成を行う。これらの工程を必要回数繰り返して所定の回路を形成し、サイジングを行って半導体素子を製造し、パッケージに封止している。

【0003】

【発明が解決しようとする課題】 このようなプレーナー型の IC の集積度は極めて高いものであるが、平面的なシリコンウエハーの上に形成しているので、集積度にも限界がある。そこで、更に集積度を向上させようとする場合には、サイズに対する表面積を増大すれば可能となり、例えば、WO98/25090 号公報に記載のように、球状シリコンの表面に多数の能動素子及び受動素子を組み込んだ球状半導体素子が提案されている。しかしながら、この球状半導体素子の製造においては、個々の球状シリコンの表面に半導体回路やこれに接続される電極パッドを形成するので、球状シリコンの位置決めや露光が問題となる。本発明はかかる事情に鑑みてなされたもので、プレーナー型の半導体素子に比較して、回路の形成面積が大きく、更には、電極パッド等の形成も比較的容易な円筒状半導体素子及びこれを用いた半導体装置を提供することを目的とする。

【0004】

【課題を解決するための手段】 前記目的に沿う本発明に係る円筒状半導体素子は、円筒状の素子部材の外側周部分に、能動素子及び受動素子を含む半導体回路を形成している。円筒の場合、その側周の面積 $S1$ は以下の

(1) 式に示すように、直径 d の π 倍に比例し、その高さ h に比例する。

$$\dots (1)$$

が、小型を目的とするので、小径の円筒状シリコンを製造する。内部の空間は、予め芯材を用いてシリコン結晶を製造し、芯材を抜いてもよいし、円柱状シリコンの内部に孔を開けてもよい。円筒状シリコンの表面に能動素子や受動素子を含む半導体回路を形成する場合、円筒状シリコンの側周への回路パターンの形成が問題となるが、円筒状シリコンの一端又は両端をハンドリングして、円筒状シリコンを中心にして、パターンからの光を相対回転させながら露光する方法や、円筒状シリコンの軸方向にスキャニングするレーザー光を円筒状シリコン

に対して相対回転することによって、可能となる。円筒状シリコンへの酸化膜の形成、露光層の現像処理、導体回路（例えば、A1等の金属の蒸着やスパッターリングを含む）の形成等はプレーナー型のICと略同様に行うことができる。

【0006】ここで、本発明に係る円筒状半導体素子において、前記半導体回路の接続端子となる電極パッドは、前記素子部材の外側周部の軸方向端部側に形成されているのが好ましい。これによって、電極パッドと半導体回路を同一面上に形成することができる。そして、本発明に係る円筒状半導体素子において、前記半導体回路の接続端子となる電極パッドを、前記素子部材の軸方向端部に形成することも可能である。こうすることによって、円筒状半導体素子への例えば、ワイヤボンディング等による接続を平面上で行うことができ、また、接続後の接続部分の保護を簡単に行うことができる。

【0007】前記目的に沿う本発明に係る半導体装置は、それぞれ能動素子及び受動素子を含む半導体回路が外周部分に形成された第1、第2の円筒状半導体素子を有する半導体装置であって、前記第1の円筒状半導体素子の内部空間に、前記第2の円筒状半導体素子が軸芯を並行にして配置されている。このように構成することによって、第1の円筒状半導体素子の内部空間を利用して集積度を上げることができる。ここで、本発明に係る半導体装置において、前記第2の円筒状半導体素子の全長を前記第1の円筒状半導体素子の全長より長くして、外側端部に形成された前記第2の円筒状半導体素子の電極パッドを前記第1の円筒状半導体素子の内部空間から突出させるのが好ましい。このように構成することによって、第2の円筒状半導体素子の外側周部の軸方向端部に電極パッドを形成した場合でも接続を容易に行うことができる。また、本発明に係る半導体装置において、前記第1、第2の円筒状半導体素子の接続端子となる電極パッドを、それぞれの素子部材の軸方向端部に形成することも可能である。このようにすると、第1、第2の円筒状半導体素子の長さによらず、軸方向から電極パッドの接続を行うことができる。さらに、本発明に係る半導体装置において、前記第2の円筒状半導体素子の全長を前記第1の円筒状半導体素子と実質的に同一とすることも可能である。こうすることによって、必要なデバイスを第1、第2の円筒状半導体素子に分散して配置することができ、半導体装置の高さをより低くすることができる。そして、本発明に係る半導体装置において、前記第1の円筒状半導体素子と前記第2の円筒状半導体素子の、それぞれの軸芯を実質的に同一とすることも可能である。こうすることによって、第1、第2の円筒状半導体素子の対応する電極パッドの距離を一定にして接続を行うことができる。

【0008】

【発明の実施の形態】 続いて、添付した図面を参照しつ

つ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。図1は本発明の一実施の形態に係る円筒状半導体素子を用いた半導体装置の斜視図、図2は同円筒状半導体素子の製造方法の工程図、図3、図4は同円筒状半導体素子の製造方法の一工程を示す説明図、図5は同円筒状半導体素子の他の製造方法の一工程を示す平面図、図6は本発明の他の実施の形態に係る円筒状半導体素子及びこれを用いた半導体装置の斜視図である。

【0009】図1に示すように、本発明の一実施の形態に係る半導体装置10の第1～第3の円筒状半導体素子11～13は、直径が例えば0.3～5mm（好ましくは1～5mm）、厚みが0.1mm～2.5mm、高さが0.1～5mm程度の素子部材の一例である円筒状シリコン本体14～16の外側周部に、能動素子及び受動素子を含む半導体回路17～19がそれぞれ形成され、それぞれの軸方向端部側の上下端部20～22及び下外端部23～25に半導体回路17～19の接続端子となるそれぞれ複数の電極パッド26～31が形成されている。第1の円筒状半導体素子11より全長が長い第2の円筒状半導体素子12は、第1の円筒状半導体素子11の内部空間に少しの隙間32を有し、それぞれの軸芯を実質的に同一にして装入されている。また、第2の円筒状半導体素子12より全長が長い第3の円筒状半導体素子13は、第2の円筒状半導体素子12の内部空間に少しの隙間33を有し、それぞれの軸芯を実質的に同一にして装入されている。そして、第1、第2の円筒状半導体素子11、12の間の隙間32と第2、第3の円筒状半導体素子12、13の間の隙間33は絶縁体で埋められている。また、第2の円筒状半導体素子12の電極パッド27、30は、第1の円筒状半導体素子11の内部空間から、第3の円筒状半導体素子13の電極パッド28、31は、第2の円筒状半導体素子12の内部空間から、それぞれ突出して設けられている。第1の円筒状半導体素子11の対となる電極パッド26及び29は、第1の円筒状半導体素子11をいずれの方向にも接続できるように同一の入出力端子であってもよいし、電極パッド26及び29で第1の円筒状半導体素子11の全体的入出力端子としてもよい。電極パッド27及び30、電極パッド28及び31も同様に同一の入力端子であってもよいし、異なる入力端子であってもよい。第1～第3の円筒状半導体素子11～13の電極パッド26～31は、それぞれ隣り合う第1～第3の円筒状半導体素子11～13の電極パッド26～31にワイヤボンディングによって接合されている。

【0010】次いで、第1の円筒状半導体素子11の製造方法について説明する。この第1の円筒状半導体素子11を製造するには、図2に示すように、円筒状シリコンの製造工程Aと、円筒状シリコン本体14の外側周部へのトランジスタの形成工程Bと、メタル配線の形成工

程Cと、上外端部20及び下外端部23における電極パッド26、29の形成工程Dとを有する。円筒状シリコン本体14の製造工程Aにおいては、熔融したシリコンから、CZ（引上げ）法やFZ（Floating Zone）法等で製造された単結晶の円柱状のシリコン素材を用意し、その中心軸に沿って穿孔する。また、断面円形の軸の周りにシリコンの結晶を生成し、完成後に軸を除去することも可能である。このシリコン素材はその表面が均一であることが必要であるので研磨を行う。

【0011】次のトランジスタの形成工程Bにおいては、CVD（Chemical Vapor Deposition）法等で円筒状シリコン本体14の外側周部に均一な厚みの酸化膜を形成する。そして、酸化膜の表面にフォトリソ膜を塗布する。この場合の塗布は円筒状シリコン本体14を一定の速度で回転させながら、吹き付け塗布を行うか、蒸気化したレジスト液を外側周部に凝結付着させる（蒸着法に類似した方法）。円筒状シリコン本体14の外側周部に形成したフォトリソ膜を露光するには、例えば、図3、図4に示すような方法で行う。図3の場合には、周囲にフォトリソ膜が塗布された円筒状シリコン本体14の一端又は両端を支持して回転駆動装置34によって所定速度（例えば、5～100rpm）で回転を行い、発光素子35からのレーザー光をレンズ系36を介してスキャンミラー37に反射させ、スリット38を介して円筒状シリコン本体14の外側周部に形成されたフォトリソ膜に照射する。勿論、発光素子35、スキャンミラー37のスキャン駆動装置38a及び回転駆動装置34はコンピュータを含む制御装置39によって制御され、円筒状シリコン本体14の所定位置が確実に露光されるようになっている。円筒状シリコン本体14の軸方向にスキャンされたレーザー光は円筒状シリコン本体14の軸方向に長い開口部を有するスリット38によってその光束が制御されている。なお、レーザー光の光束が十分に細い場合にはスリット38は省略できる。

【0012】また、図5に示す別の方法では、予め円筒状フィルム40に露光パターンを形成し、これを円筒状シリコン本体14の周囲に同心状に配置し、これらを回転駆動装置45によって同期回転させる。一方、円筒状シリコン本体14の半径方向の対向する位置に紫外線の発光装置41、42を配置し、円筒状シリコン本体14の軸方向に並行なスリット43、44を介して露光させ、これらを、円筒状シリコン本体14及び円筒状フィルム40に対して180度の相対回転を行って、円筒状フィルム40に形成された露光パターンを円筒状シリコン本体14の表面に転写する。なお、円筒状フィルム40のパターンの形成にあつては平面的なフィルムに所定のパターンを形成した後、円筒状に形成してもよいし、円筒の状態で露光パターンを形成してもよい。発光装置41、42が十分小さな幅を有するレーザー光（スキャ

ンレーザー光であってもよい）の場合には、スリット43、44は省略できる。また、発光装置とこれに対応するスリットは1台でも良いし、円筒状シリコン本体14に対して均等に3組以上あってもよい。

【0013】次に、所定の露光パターンを露光させたフォトリソ膜の現像処理を行い、酸化膜の部分除去（エッチング）を行い、フォトリソを全部除去して、不純物を注入する。この不純物の注入には、熱拡散法やイオン注入法等がある。ここの処理はプレーナー型の半導体素子と同様で、以上の処理を複数回行って所定の半導体回路17を形成する。所定の半導体回路17の形成の後、メタル配線の形成工程Cを行うが、蒸着法やスパッターリング法によって、Al（アルミ）等の金属配線を行う。この配線は必要な場合には、トランジスタの形成工程Bでも行う。これによって、所定の処理（メモリ、CPU、I/O等）を行う回路パターンが円筒状シリコン本体14の外側周部に形成される。

【0014】以上の工程が終了した後、電極パッド26、29の形成工程Dになるが、これも蒸着法やスパッターリング法を用いて所定の接続端子を形成し、更にその上にソルダーバンプを搭載する。この実施の形態においては、後の配線を容易にするため、電極パッド26、29は円筒状シリコン本体14の上外端部20や下外端部23に形成したが、円筒状シリコン本体14の軸方向の両端部又は中央部に形成することもでき、この場合は周方向の厚みを抑えて製造することができる。以上の工程が終了した後、電極パッド26、29を除く第1の円筒状半導体素子11の樹脂等による表面のコーティング処理を行う。なお、この実施の形態においては、一つの第1の円筒状半導体素子11を製造する場合について述べているが、複数の第1の円筒状半導体素子11を同時に製造する場合には、所定長さの円筒状シリコンを用意し、これらの表面に同時に半導体回路を形成し、所定長のサイジングを行い、必要なメタル配線を形成した後、端部に電極パッドを形成することになる。

【0015】第2、第3の円筒状半導体素子12、13の製造は、第1の円筒状半導体素子11と同様の方法で行うので、説明は省略する。このようにして、第1～第3の円筒状半導体素子11～13を製造した後、第1の円筒状半導体素子11の内部に第2の円筒状半導体素子12を挿入し、その間の隙間32を絶縁体で埋めて固定する。同様に、第2の円筒状半導体素子12の内部に第3の円筒状半導体素子13を装入し、その間の隙間33を絶縁体で埋めて固定する。その後、各円筒状半導体素子11～13の対となる電極パッド26～31をボンディングワイヤ46で接続する。図示しないが、上記の方法によって製造された同形状の円筒状半導体素子を軸方向に複数直列に連結して一つの半導体装置を形成することも可能である。この場合の円筒状半導体素子の結線は、ボンディングワイヤを使用してもよいが、各円筒

状半導体素子の電極パッドを軸方向の端部に形成し、この電極パッドを溶剤バンプを利用して直接連結してもよい。また、各円筒状半導体素子を並列に配置して各電極パッドをボンディングワイヤで連結することも可能である。密に配置することによって、装置全体の小型化が可能となる。

【0016】また、図6に示す他の実施の形態に係る半導体装置48は、第1の円筒状半導体素子49の内部には、外側周部分に、能動素子及び受動素子を含む半導体回路を形成した第2の円柱状半導体素子47を配置している。第2の円柱状半導体素子47は、内部に空間部を有しないので、径方向の外形を小さく形成することができ、これを内側に配置することによって、半導体装置48の径方向の寸法を小さくして小型化することができる。さらに、全長を実質的に同一にし、軸芯を実質的に同一にした第2の円柱状半導体素子47、第1の円筒状半導体素子49に形成する電極パッド50、51は、素子部材の一例である円柱状シリコン本体52、円筒状シリコン本体53の軸方向端部である上端部54、55に形成している。こうすることによって、電極パッド50、51を平面部に形成することができ、接続が容易に行える。また、第2の円柱状半導体素子47及び第1の円筒状半導体素子49が同じ高さになるので、それぞれに配置されるデバイスの数を考慮してその高さを決めることができ、半導体装置48の部品高さを低くすることができる。前記実施の形態においては、円筒状半導体素子の端部は軸方向に直角になっているが、斜めに形成することも可能であり、これによって、円筒状半導体素子の円周方向の原点が形成され、更には、円筒状半導体素子を寝かせて配置しても電極パッドを上向きに（厳密には斜めに）することもできるので、その後の接続配線が容易になるという利点がある。さらに、第2の円筒状半導体素子は、第1の円筒状半導体素子に軸芯を同一にして装入しているが、軸芯を並行にして複数装入することも可能である。これによって、第1の円筒状半導体素子の内部空間をさらに有効に使用することができる。また、前記実施の形態においては、具体的数字を用いて説明したが、本発明はこれらの数字に限定されるものではない。更に、前記実施の形態においては、素子部材としてシリコンを用いたがその他の材料（例えば、ゲルマニウム等）であっても本発明は適用される。また、電極パッドは、上外端部及び下外端部の一方のみに形成される場合もあり、他方の電極パッドを省略してその分の半導体装置の高さを低くすることもできる。さらに、円筒状半導体素子の使用数は、1又は2以上のいずれの場合も本発明に含まれる。

【0017】

【発明の効果】請求項1～3記載の円筒状半導体素子は、以上の説明からも明かなように、円筒状の素子部材の外側周部分に、能動素子及び受動素子を含む半導体

回路を形成しているもので、サイズに対する素子の形成面積が大きくなって、より小型の半導体素子を提供できると共に、内部が空洞となるので使用時の放熱効果も高い。特に、請求項2記載の円筒状半導体素子においては、半導体回路の接続端子となる電極パッドは、素子部材の外側周部の軸方向端部側に形成されているので、電極パッドと半導体回路を同一面上に形成することができ、電極パッドの形成を容易にすることができる。請求項3記載の円筒状半導体素子においては、電極パッドが素子部材の軸方向端部に形成されているので、電極パッドが平面上に形成され、接続を容易かつ精度よく行うことができる。請求項4～8記載の半導体装置においては、第1の円筒状半導体素子の内部空間に第2の円筒状半導体素子を配置するので、半導体装置の集積度を上げ、小型化することができる。特に、請求項5記載の半導体装置においては、第2の円筒状半導体素子が第1の円筒状半導体素子の内部空間から突出しているため、外側端部に形成した電極パッドの接続を容易にすることができる。請求項6記載の半導体装置においては、円筒状半導体素子の電極パッドが素子部材の軸方向端部に形成されているので、軸方向から電極パッドの接続を行うことができ、径方向の寸法を小さくすることができる。請求項7記載の半導体装置においては、第2の円筒状半導体素子の全長を第1の円筒状半導体素子と実質的に同一とすることができるので、必要なデバイスを第1、第2の円筒状半導体素子に分散して配置することができ、半導体装置の高さを低く抑えて装置を高さ方向に小型化することができる。そして、請求項8記載の半導体装置においては、第1、第2の円筒状半導体素子の軸芯を実質的に同一とすることができるので、対応する電極パッドの距離を一定にして接続を簡単に行うことができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態に係る円筒状半導体素子を用いた半導体装置の斜視図である。

【図2】同円筒状半導体素子の製造方法の工程図である。

【図3】同円筒状半導体素子の製造方法の一工程を示す説明図である。

【図4】同円筒状半導体素子の製造方法の一工程を示す説明図である。

【図5】同円筒状半導体素子の他の製造方法の一工程を示す平面図である。

【図6】本発明の他の実施の形態に係る円筒状半導体素子及びこれを用いた半導体装置の斜視図である。


【符号の説明】

10：半導体装置、11：第1の円筒状半導体素子、12：第2の円筒状半導体素子、13：第3の円筒状半導体素子、14～16：円筒状シリコン本体、17～19：半導体回路、20～22：上外端部、23～25：下外端部、26～31：電極パッド、32、33：隙


間、34：回転駆動装置、35：発光素子、36：レンズ系、37：スキャンミラー、38：スリット、38a：スキャン駆動装置、39：制御装置、40：円筒状フィルム、41、42：発光装置、43、44：スリット、45：回転駆動装置、46：ボンディングワイヤ、

47：第2の円柱状半導体素子、48：半導体装置、49：第1の円筒状半導体素子、50、51：電極パッド、52：円柱状シリコン本体、53：円筒状シリコン本体、54、55：上端部


【図1】




【図2】




【図4】



【図3】



【図5】



【図6】

